PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-262153

(43) Date of publication of application: 21.11.1991

(51)Int.CI.

HO1L 27/06 HO1L 31/10

(21)Application number: 02-060628

(71)Applicant :

SHARP CORP

(22)Date of filing:

12.03.1990

(72)Inventor:

YOKOGAWA SEIICHI


OKABAYASHI NAONORI

KIHARA SEIICHIRO

(54) PNP TRANSISTOR CIRCUIT

(57)Abstract:

PURPOSE: To lessen the influence of external light on PNP transistors by a method wherein a current correspondent to the sum of photocurrents of parasitic photodiodes of a second and a third PNP transistor is extracted as the collector current of the third PNP transistor, and the extracted current is made to flow into the base terminal of a first PNP transistor. CONSTITUTION: PNP transistors Q2 and Q3 are provided, where the base terminals of the transistors Q2 and Q3 and the emitter terminal of the transistor Q2 are connected together; the emitter terminal of the transistor Q2 is connected to a power supply Vcc through the intermediary of a resistor 32, and the emitter terminal of the transistor Q3 is connected to the power supply Vcc through the intermediary of a resistor 33. The collector terminal of the transistor Q3 is connected to the base terminal B1 of the transistor Q1. N=type epitaxial layers 22 formed in a P=type substrate layer 21 are made to serve corresponding to the based of the transistors Q1, Q2, and Q3, and parasitic photodiodes 4, 6, and 6 are located between the N=type epitaxial layers 22 and the P=type substrate layer 21 respectively. By this setup, the influence of external light on the operation of a PNP transistor can be lessened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

Japan s Publicati n for Un xamin d Pat nt Application No. 262153/1991 (Tokukaihei 3-262153)

A. Relevance of the above-identified Document

This document has relevance to all claims of the present application.

B. Translation of the Relevant Passages of the Document [CLAIMS]

[CLAIM 1]

A PNP transistor circuit formed in a monolithic integrated circuit, which includes a first PNP transistor, further comprising:

a current mirror circuit which is composed of second and third PNP transistors, and which has a connection point at which the base terminals of said second and third PNP transistors are connected with only the collector terminal of said second PNP transistor, the collector terminal of said third PNP transistor being connected to the base terminal of said first PNP transistor.

[CLAIM 2]

 $S_1 = (S_2 + S_3)I_{C3}/I_{C2}$

[CLAIM 4]

A PNP transistor circuit comprising:

a PNP transistor which has a multicollector structure.

[CLAIM 5]

 $S_4 = S_B S_{C2} / S_{C1}$

[CLAIM 6]

 $S_{C1} = S_{C2}$

[DETAILED DESCRIPTION OF THE INVENTION]

[OPERATION]

According to the PNP transistor circuit according to claim 1, a current in accordance with a sum of photocurrents emerged at the parasitic photodiodes of the second and third PNP transistors is taken out as a collector current of the third PNP transistor using the current mirror effect, and is flowed into the base terminal of the first PNP transistor. This can compensate the change in the base current caused by the photocurrent emerged at the parasitic photodiode of the first PNP transistor, thereby reducing the influence of light on the operation of the first PNP transistor.

⑫公開特許公報(A) 平3-262153

®Int. Cl. ⁵ H 01 L 27/06 31/10 識別記号

庁内整理番号

@公開 平成3年(1991)11月21日

H 01 L 27/06 7210 - 4M7522-5F

31/10

審査請求 未請求 請求項の数 6 (全8頁)

PNPトランジスタ回路 **公発明の名称**

> 願 平2-60628 ②特

願 平2(1990)3月12日 @出

@発 明 者 横川 成一

大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社

岡林 四発 明 者

直憲

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

誠一郎 木原 @ 第 明 者

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

加出 顋 人 シャープ株式会社

70代理人 弁理士 佐野 静夫 大阪府大阪市阿倍野区長池町22番22号

(57)【要約】

ナファレボガキス

[目的] 第2及び第3のPNPトランジスタの各寄生フ オトダイオードの光電流の和に応じた電流が、第3のP NPトランジスタのコレクタ電流として取り出され、第 1のPNPトランジスタのベース端子に流れ込まれるよ うに構成して、光の影響を低減化する。

〔構成〕 PNPトランジスタQ2及びQ3は、両トラン ジスタのベース端子とトランジスタQ2のコレクタ端子 を結線するとともに、トランジスタQ2のエミツク端子 は抵抗32を介して電流VCCに、トランジスタQ3の エミツタ端子は抵抗33を介して電源VCCにそれぞれ 接続している。そして、トランジスタQ3のコレクタ端 子をトランジスタQ1のベース端子B1に結線している 。そして、P型サブストレート層21に形成された各N 型エピタキシヤル層 2 2 はそれぞれトランジスタ Q 1, Q2, Q3のベースに対応させ、N型エピタキシヤル層 22とP型サブストレート層21の間には寄生フオトダ イオード4, 5, 6を存在させる。これにより、外部か らの光によるPNPトランジスタの動作への影響を低減

【PNP トランジスタ 回路 第2 第3 寄生 フオト ダイオ -ド 光電流 和 電流 コレクタ 電流 取出 第1 ベース 端 子 流込み 構成 光 影響 低減化 トランジスタ コレク タ 端子 結線 エミツタ 端子 抵抗 V C エミツタ 端子 電源 接続 B1 P型 サブストレート 層 形成 N型 エピタ キシヤル層 ス 対応 存在 外部 動作 低減】

【特許請求の範囲】

(1) モノリシック集積回路内に形成され第1のPNP トランジスタを有するPNPトランジスタ回路において

第2及び第3のPNPトランジスタを用いて構成され、 前記第2及び第3のPNPトランジスタの両ベース端子 と前記第2のPNPトランジスタのコレクタ端子のみを 結線した接続点を有し、前記第3のPNPトランジスタ のコレクタ端子を前記第1のPNPトランジスタのベー ス端子に結線したカレントミラー回路を設けたことを特 徴とするPNPトランジスタ回路。

(2) 次の条件式を満足することを特徴とする第1請求項に記載のPNPトランジスタ回路; S_1=(S_2+S_3) I_C_3/I_C_2ここで、

 S_1 : 前記第1のPNPトランジスタ

のベース領域の面積

S_2:前記第2のPNPトランジスタ

のベース領域の面積

S_3:前記第3のPNPトランジスタ

のベース領域の面積

I_C_2:前記第2のPNPトランジスタのコレクタ 電流

I_C_3:前記第3のPNPトランジスタのコレクタ 電流

である。

(3) 条件式

 $I_C_2 : I_C_3$

を満足することを特徴とする第2請求項に記載のPNPトランジスタ回路。

(4) モノリシック集積回路内に形成され第1のPNP トランジスタを有するPNPトランジスタ回路において

第1及び第2のコレクタを備え、前記第1のコレクタの 端子とベース端子のみを結線した接続点を有し、前記第 2のコレクタの端子を前記第1のPNPトランジスタの ベース端子に結線したマルチコレクタ構造のPNPトラ ンジスタを設けたことを特徴とするPNPトランジスタ 回路。

(5)次の条件式を満足することを特徴とする第4請求項に記載のPNPトランジスタ回路; S_4=S_BS_C_2/S_C_1ここで、

S_4:前記第1のPNPトランジスタ

のベース領域の面積

S_B:前記マルチコレクタ構造のPNP

トランジスタのベース領域の面積

S_C_1: 前記第1のコレクタの周囲長

S_C_2:前記第2のコレクタの周囲長である。

(6) 条件式

2

 $S_C_1 = S_C_2$

を満足することを特徴とする第5請求項に記載のPNPトランジスタ回路。

. .

40

50

⑩日本国特許庁(JP)

⑩特許出願公開

◎公開特許公報(A) 平3-262153

Solnt. Cl. 5 H 01 L 27/06 31/10

識別記号 庁内整理番号

❸公開 平成3年(1991)11月21日

7210-4M H 01 L 7522-5F

27/06 1 0 1 E 31/10 A

審査請求 未請求 請求項の数 6 (全8頁)

PNPトランジスタ回路 ❷発明の名称

②特 顯 平2-60628

②出 願 平2(1990)3月12日

横川成一

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

直 憲

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

木原

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

の出 顧 人 シャープ株式会社 四代 理 人 弁理士 佐野 静夫 大阪府大阪市阿倍野区長池町22番22号

1. 発明の名称

PNPトランジスタ回路

2. 特許請求の範囲

(1) モノリシック集積回路内に形成され第1の PNPトランジスタを有するPNPトランジスタ 国路において、

第2及び第3のPNPトランジスタを用いて構 成され、前記第2及び第3のPNPトランジスタ の資ペース端子と前記第2のPNPトランジスタ のコレクタ端子のみを結束した接続点を有し、前 記第3のPNPトランジスタのコレクタ端子を前 記第1のPNPトランジスタのペース端子に結練。 したカレントミラー回路を設けたことを特徴とす るPNPトランジスタ回路.

(2) 次の条件式を満足することを特徴とする第 1 請求項に記載のPNPトランジスタ回路:

 $S_1 = (S_2 + S_3)I_{C_3}/I_{C_2}$

:前記第1のPNPトランジスタ

のペース領域の国旗

Sa: 前記第2のPNPトランジスタ のペース領域の面積

:前記第3のPNPトランジスタ

のペース領域の面積

Ica : 前記第2のPNPトランジスタ

のコレクタ電流

Ica :前記第3のPNPトランジスタ

のコレクタ電流

である.

(3) 条件式

Ic = I = 1

を満足することを特徴とする第2醇求項に配載の PNPトランジスタ回路。

(4) モノリシック集積回路内に形成され第1の PNPトランジスタを有するPNPトランジスタ 回路において、

第1及び第2のコレクタを備え、 前記第1のコ

---297 ---

レクタの端子とベース端子のみを結構した接続点を有し、前記第2のコレクタの端子を前記第1の PNPトランジスタのベース端子に結果したマルチコレクタ構造のPNPトランジスタを設けたことを特徴とするPNPトランジスタ回路。

(5) 次の条件式を消足することを特徴とする第 4 請求項に記載のPNPトランジスタ回路;

S4 = SBScz/Sci

ここで、

S. :前記第1のPNPトランジスタ のペース領域の顕積

S。 :前記マルチコレクタ構造のPNP トランジスタのペース領域の面積

Sc: :前記第1のコレクタの周囲長

Sc. :前記第2のコレクタの周囲長である。

(6) 条件式

Sci = Sce

を満足することを特徴とする第 5 請求項に配載の PNPトランジスタ回路。

-3-

生フォトダイオード(102)に光電流(Ianiae)が発生する可能性が高くなる。したがつて、PNPトランジスタ(Q101)のペース電流(Ianai')は、ペース増子(100)から他の回路へ流れる電流(Ianai)と光電流(Ianae)の和、すなわち

Istan' = Istan + Istaz

となる。このため、 P N P トランジスタ (Q101)の ベース電流 (Imim,')が増加し、 回路の特性に多大 な影響を及ぼす。

従来は、この影響を減少させるため、第4図に 示すように案子表面を2層配線用メタル(25)で覆い、表面から使入する光を遮断して光電流(I→→1) *)を減少させる方法で対策していた。

発明が解決しようとする課題

しかし上記対策では、第4図に示すように集積 回路チップ(20)のチップ側面(23)やチップエッヂ (24)から、又は、同一チップ内に光電変換案子を 形成している場合には受光部から、それぞれ侵入 した光の一部がPNPトランジスタ(Q101)の寄生 フォトダイオード(102)に到達し、微少な光電液が 3. 発明の詳細な説明

産業上の利用分野

本発明は、PNPトランジスタ回路に関するものであり、更に詳しくは、モノリシック集積回路内のPNPトランジスタの動作に対する光の影響の低減化に関する。

従来の技術

第3図に従来のパイポーラモノリシック集積回路におけるPNPトランジスタの等価回路を、第4図にその集積回路断面構造を示す。

第4図に示すように、集積回路の構造上、N型エピタキシャル層(22)とP型サブストレート層(21)との間には寄生フォトダイオード(102)が存在するため、第3図の等価回路においてPNPトランジスタ(Q101)のベース端子と接地点間にこの寄生フォトダイオード(102)が接続されることになる。第3図において、特にPNPトランジスタ(Q101)が光電変換案子と同一チップ内に近接して設けられた集積回路内に存在する場合は、光を受けて寄

-4-

発生する。このため、PNPトランジスタ(Q101)をベース電流の小さい領域で使用した回路においては、特性への影響が無視できないという問題があった。

そこで本発明は、このような問題を解決し、光 を完全に遮断できないため寄生フォトダイオード で発生する光電流の影響を無視できないような場 合であっても、光が完全に遮断された状態とほぼ 同等の動作を行なうことができる P N P トランジ スタ回路を提供することを目的とする。

課題を解決するための手段

上記目的を達成するため、第1請求項に記載の PNPトランジスタ回路では、モノリシック集積 回路内に形成され第1のPNPトランジスタを有 するPNPトランジスタ回路において、

第2及び第3のPNPトランジスタを用いて構成され、前記第2及び第3のPNPトランジスタの阿ペース端子と前記第2のPNPトランジスタのコレクタ端子のみを結解した接続点を有し、前記第3のトランジスタのコレクタ端子を前記第1

特開平 3-262153(3)

のPNPトランジスタのペース端子に結練したカ レントミラー回路を設けている。

そして、第2請求項に記載のPNPトランジス 夕回路では、前記第1請求項に配載のPNPトラ ンジスタ国路において次の条件式を満足するよう に構成している:

 $S_1 = (S_2 + S_3) I_{C_3} / I_{C_2}$

医分乙二氏检尿管管 医电子管 医阴壁医院管

S. :前記第1のPNPトランジスタ

のペース領域の面積

Sz :前記第2のPNPトランジスタ

のペース領域の面積

: · · Sa · ·:前記第3のPNPトランジスター

のペース領域の面種

Ice :前記第2のPNPトランジスター

- 1 - 1 - 1 : i i 記 第 3 の P N P トラ ン ジス タ

のコレクタ電流

- 『『さらに、第3請求項に記載のPNPトランジス』

: 前記第1のPNPトランジスタ のペース領域の面積

S. :前記マルチコレクタ構造のPNP トランジスタのベース領域の国費

Sci :前配第1のコレクタの周囲長

Sc: :前記第2のコレクタの周囲長

である.

タ国路では、前記第5請求項に記載のPNPトラ ンジスタ回路において条件式

Sc: = Sce

を満足するように構成している。

作用

第1請求項に記載のPNPトランジスタ回路に よると、第2及び第3のPNPトランジスタのモ れぞれの寄生フォトダイオードで発生した光電流 の和に応じた電流が、カレントミラー効果を利用 して第3のPNPトランジスタのコレクタ電流と して取り出され、第1のPNPトランジスタのペ ース端子に流し込まれる。 これにより、 第1のP

タ回路では、前配第2請求項に記載のPNPトラ ンジスタ回路において条件式

 $I_{c2} = I_{c2} + I_{c3}$ by $I_{c3} = I_{c3} + I_{c3}$ by $I_{c4} = I_{c4} + I_{c4}$

を満足するように構成している。

また、第4請求項に記載のPNPトランジスタ 回路では、モノリシック集積回路内に形成され第 10 P N P トランジスタを有する P N P トランジ スタ回路において、

第1及び第2のコレクタを備え、 前記第1のコ - レクタの強子とペース端子のみを結譲した接続点 を有し、前記第2のコレクタの端子を前記第1の PNPトランジスタのペース端子に結婚したマル チコレクタ構造のPNPトランジスタを設けてい

そして、第5請求項に記載のPNPトランジス タ回路では、前配第4請求項に記載のPNPトラ ンジスタ回路において次の条件式を満足するよう 一 に構成している: 内ではたし きんだい こうごう

· トゥット Sa = SoSce/Sci コギーターの 追聞 と略

ラー・**ここで,** (日本日) (京都)(2) (おりさん)

NPトランジスタの寄生フォトダイオードで発生 した光電流に起因するペース電流の変化分が補償 - され、第1のPNPトランジスタの動作に対する 光の影響が低減される。

そして、 第2及び第3請求項に記載のPNPト ランジスタ回路によると、前記第1請求項に記載 のPNPトランジスタ回路において、第3のPN さらに、第6請求項に記載のPNPトランジス アトランジスタのコレクタから第1のPNPトラ ンジスタのペース端子に渡し込まれる電流と、 第 1のPNPトランジスタの寄生フォトダイオード で発生した光電流とがほぼ等しくなり、 第155 P NPトランジスタのペース電流の変化分に対する 補償が高精度に行なわれる。

> また、第4額求項に配載のPNPトランジスタ 回路よると、マルチコレクタ 造のPNPトラン ジスタの寄生フォトダイオードで発生した光電流 に応じた電流が、マルチコレクタ構造を利用して 第2のコレクタの電流として取り出され、第1の PNPトランジスタのペース端子に流し込まれる。 これにより、第1のPNPトランジスタの寄生フ

特期平 3-262153(4)

オトダイオードで発生した光電液に起因するペース電流の変化分が補償され、第1のPNPトランジスタの動作に対する光の影響が低減される。

モして、第5及び第6請求項に記載のPNPトランジスタ回路によると、前記第4請求項に記載のPNPトランジスタ回路において、マルチコレクタ構造のPNPトランジスタの第2のコレクタから第1のPNPトランジスタのペースの寄生した光電流と、第1のPNPトランジスタのペースの寄生したがほど、第1のPNPトランジスタのペースで発生したので、第1のPNPトランジスタのペースで確立の変化分に対する補償が高精度に行なわれる。

夹版例1

以下、本発明のPNPトランジスタ回路の一実 遮例(以下「実施例1」という)について第1図 及び第2図を参照しつつ説明する。

第1図は本実施例の等価回路を示しており、第 2図は本実施例の集積回路断面構造を示している。 第1図において、PNPトランジスタ回路はPN Pトランジスタ(Q1)を有しており、トランジスタ

-11-

た接続点であって、他には結線されていない。

上記のPNPトランジスタ回路をモノリシック 集積回路内で実現するために、 第2 図に示すよう に、 N 函 エ ピ タ キ シ ャ ル 層 (22) が P 盈 サ ブ ス ト レ ート層(21)に形成される。形成された各N型エピ タキシャル層(22)はそれぞれトランジスタ(Q1)(Q 2)(Q3)のペースに対応するが、N型エピタキシャ ル層(22)とP型サブストレート層(21)の間には寄 生フォトダイオード(4)(5)(8)が存在する。このた め、第1図の等価回路において、トランジスタ(Q 1)(Q2)(Q3)の各ペース端子と接地点間に逆パイア スされた寄生フォトダイオード(4)(5)(8)がそれぞ れ接続されることになる。 したがって、 集積回路 チップ(20)内に光が侵入することにより、トラン ジスタ(Q1)のペース嫡子(B1)に接続された寄生フ オトダイオード(4)で光電流(Ipo4)が発生し、この 光電流(Ipps)の発生によってペース電波(Ie')が変 化する。また、トランジスタ(Q2)(Q3)についても 同様に、ペース端子に接続された寄生フォトダイ オード(5)(6)で光電流(Ipos)(Ipos)がそれぞれ発

(Q1)のエミッタ、コレクタ、及びベースの各端子 (B1)(C1)(B1)は周辺回路に接続されてPNPドラ ンジスタとしての機能を周辺回路に提供している。 また、トランジスタ(Q1)のペース蟾子(B1)はトラ ンジスタ(Q3)のコレクタ稿子にも結譲されている。 他方、 PNPトランジスタ(Q2)及び(Q3)はトラン ジスタ(Q1)の動作に対する光の影響を低減するた めの回路を構成し、この回路は本実施例の特徴と なる部分である。 すなわち、『PNPトランジスタ (Q2)及び(Q3)は、厨トランジスタのペース 船子と トランジスタ(Q2)のコレクタ端子を対象するとと もに、 トランジスタ(Q2)のエミッタ帽子は抵抗(3 2)を介して電源(Vcc)に、トランジスタ(Q3)のエミ ッタ 端子 は 抵抗 (33)を介して 電源 (Yec)に それ ぞれ 接続し、 カレントミラー回路を構成している。 そ して、トランジスタ(Q3)のコレクタ端子を前述し たようにトランジスタ(Q1)のペース端子(B1)に結 親している。ここで、参第1階に示すように、 接続 点(a)はトランジスタ(Q2)及び(Q3)の岡ペース魔子 とトランジスタ(Q2)のコレクタ溶子のみを 結 紙 し

-12-

生する。

ところで、前述のように接続点(a)にはトランジスタ(Q2)(Q3)の両ペース端子とトランジスタ(Q2)のコレクタ端子のみが結構されるので、トランジスタ(Q2)(Q3)のペース電流をそれぞれ(Ivz)(Iss)とするとトランジスタ(Q2)のコレクタ電流(Icz)は、

Icz=Ips+Ips-Isz-Iss となる。また、トランジスタ(Q3)のコレクタ電流 (Ics)はカレントミラー効果により以下の条件式を

満たす値となる。

Ics 無 {(kT/q)ln(Ice/Ics)+ReIce}/Rs … ①
ただし、

(kT/q)In(Ica/Ica) = RaIca - RaIca

k:ポルツマン定数

q :電子の電荷

T : 絶対温度

Re:抵抗(32)の抵抗値

R: :抵抗(33)の抵抗值

である。上式において、T=300 k E するとk T/q=0. 026 Vであり、コレクタ電流 (I_{cz}) と (I_{cz}) は大きく

特開平 3-262153(5)

は速わないものとすると(例えば1/5≤Icz/Icz≤ 5とすると)、

| (kT/q)ln(Ic2/Ic3) | << R2Ic2 となるように抵抗値(R2)(R3)を設定することは十 分可能である。そこで、以下、この条件を満足す るするように抵抗値(R2)(R3)が選ばれているもの とする。このとき、トランジスタ(Q2)と(Q3)の電 流増概率は十分大きいものとすると、①式より

Ica = IcaRa/Ra

となる。そして、この電流(I_{cs})はトランジスタ(Q1)のペース端子(B1)に流し込まれる。よって、トランジスタ(Q1)のペース電流を(I_{s} ')、トランジスタ(Q1)のペース端子(B1)から周辺回路に流れる電流を(I_{s})とすると、

= (Ipos + Ipos)R2/R2 -- 2

In'=In+Inna-Ic: …③
となる。この式からわかるように、光の任人によるトランジスタ(Q1)のベース電流(In')の変化分(Inna)を②式の電流(Ic)によって補償し、トランジスタ(Q1)の動作に対する光の影響を低減するこ

-15-

となり、③式より

 $I_{\mathfrak{g}} \stackrel{\iota}{=} I_{\mathfrak{g}}$

となる。ところで、②式よりIcs/Icz ≒ Rz/Rsとなることから、③式は近似的に次の条件式で置き換えることができる。

 $S_1 = (S_2 + S_3)R_2/R_3$

よって、トランジスタ(Q1)のペース領域の面積(S1)に対して、この条件式を満足するようにトランジスタ(Q2)(Q3)のペース領域の面積和 S_2+S_3 及び抵抗比 R_2/R_3 を設定すればよい。ただし、前途のようにコレクタ電流(I_{C2})と(I_{C2})は大きくは盗わないものと仮定しているので、 $I_{C2}/I_{C2} = R_2/R_3$ となることから抵抗値(R2)と(R3)も大きくは違わないように(例えば $1/S \le R_2/R_3 \le 5$ となるように)設定する必要がある。

以上のように設定すると、⑥式より、トランジスタ(Q1)のペース電流(I,')は、光の侵入によって寄生フォトダイオード(4)で発生する光電流(I,),4

とができる。特に、電流(Ics)が電流(Ips4)に等しくなるようにすればIs'=Ieとなり、光の侵入による影響を解消することができる。そのためには、以下のようにすればよい。

一般にフォトダイオードで発生する光電流はそのフォトダイオードの接合部分の面積に比例するので、本実施例の場合、同一の光に対して寄生フォトダイオード(4)(5)(6)で発生する光電流は、第2回に示すN型エピタキシャル層(22)とP型サブストレート層(21)とのそれぞれの接合面積に比例する。したがつて、寄生フォトダイオード(4)の接合面積(トランジスタ(Q1)のベース領域の面積)(S1)と、寄生フォトダイオード(5)の接合面積(トランジスタ(Q2)のベース領域の面積)(S2)及び寄生フォトダイオード(6)の接合面積(トランジスタ(Q3)のベース領域の面積)(S2)との間で、条件式(Q3)のベース領域の面積)(S2)との間で、条件式

 $S_1 = (S_2 + S_3)I_{C_2}/I_{C_2}$ …④ を満足するようにし、かつ、トランジスタ(Q1)(Q 2)(Q3)を近接して配置すればよい。このとき、 $I_{C_2} = I_{C_2}S_1/(S_2 + S_3)$

)の影響を受けず、トランジスタ(Q1)のベース端子(B1)から周辺回路へ流れる電流(I1)にほぼ等しくなる。その結果、トランジスタ(Q1)は光の侵入を受けない状態とほぼ同じ状態で動作することになる。

なお、カレントミラー回路は、PNPトランジスタ(Q2)(Q3)の両エミッタ端子を直接、電源(Vcc)に接続したり、又は、抵抗値(Re)と(Ra)を等しくする等の構成により

Ice = Ica

として使用される場合が多く、この場合にはご式 より

S, = S.+S.

とすればよい。

寒瓶例2

次に、本発明のPNPトランジスタ回路の他の 実施例(以下「実施例2」という)について第5 図を参照しつつ説明する。

第5回は本実施例の等価回路を示している。 この図において、 PNPトランジスタ回路はPNP

特閉平 3-262153(6)

トランジスタ(Q11)を有しており、 このトランジス タ(Q11)のエミッタ, コレクタ, 及びペースの各場 子(B11)(C11)(B11)は周辺回路に接続されてPNP トランジスタとしての機能を周辺回路に提供して いる。また、トランジスタ(Q11)のペース端子(B1 1)はトランジスタ(Q12)の第2のコレクタの嫡子(C122)にも結譲されている。 他方、 PNPトランジ スタ(Q12)は二つのコレクタ端子(C121)及び(C122)を有するマルチコレクタ構造のPNPトランジス タであって、本実施例の特徴となる部分である。 すなわち、トランジスタ(Q12)は、コレクタ嫡子(C121)とそのペース嫡子を結譲するとともに、 コレ クタ端子(C122)とトランジスタ(Q11)のペース端子 (B11)を結線し、そのエミッタ端子(E12)を抵抗(3 5)を介して電源(Vcc)に接続しており、 トランジス タ(Q11)の動作に対する光の影響を低減するように 働く。ここで、第5因に示すように、接続点(b)は トランジスタ(Q12)のコレクタ婚子(C121)とペース 端子のみを結譲した接続点であり、他には結譲さ れていない。

-19-

タ構造により、コレクタ菓子(C122)のコレクタ電流(Icizz)は光電流(Ipaia)に応じた電流となる。 そして、この電流(Icizz)をトランジスタ(Q11)のベース端子(B11)に流し込むことにより、光の侵入によるトランジスタ(Q11)のベース電流の変化分(Ipaix)を補償し、トランジスタ(Q11)の動作に対する光の影響を低減することができる。

ところで、一般にマルチコレクタ構造のトランジスタの各コレクタ電流は対応するコレクタ原囲 長の比に応じた値となるので、

Icizz = Icizi See/Sci

= Ipp148c2/Sc1

··· ⑦

となる。ただし、

Sc: :コレクタ端子(C121)に対応する コレクタの周囲長

See :コレクタ端子(C122)に対応する

コレクタの 周囲 長

である。 したがって、トランジスタ(Q11)のベース 領域の面積(S.)とトランジスタ(Q12)のベース領域 の面積(Sa)との間で、条件式 本実施例の場合もPNPトランジスタ回路はモ リリシック集積回路内で実現され、実施例1と同様の理由で、トランジスタ(Q11)(Q12)の各ペース 嫡子と接地点間に逆パイアスされた寄生フォトダ イオード(13)(14)がそれぞれ接続されることにな る。そして、集積回路チップ内に光が侵入するこ とにより寄生フォトダイオード(13)で光電流(I・s 13)が発生し、この光電流(I・s)の発生によって トランジスタ(Q11)のペース電流(I・s・1')が変化す る。また、寄生フォトダイオード(14)にも光電流 (I・s・14)が発生する。

本実施例では、前述のように接続点(b)にはトランジスタ(Q12)のコレクタ増子(C121)とベース増子のみが結線されるので、トランジスタ(Q12)のベース電流を(Ieiz)とするとコレクタ端子(C121)のコレクタ電流(Icizi)は、

Icies = Ipasa - Isia

··· (8)

となる。ここで、トランジスタ(Q12)の電流増幅率は十分大きいものとすると、ペース電流(Isiz)は 電流(Icizi)に比べ無視できるので、マルチコレク

-20

S4 = S8 Sc2 / Sc1

を満足するようにし、かつ、トランジスタ(Q11)(Q12)を近接して配置すれば、同一の光に対しては 光電旅(Ippia)(Ippia)がそれぞれペース領域の面 積(S4)(Sa)に比例すること及び⑦式より

Icies = Iraia

となる。このとき、トランジスタ(Q1)のペース電流(Iaii')は、光の侵入によって寄生フォトダイオード(4)で発生する光電流(Iaii)の影響を受けず、トランジスタ(Q11)のペース箱子(B11)から周辺回路へ流れる電流(Iaii)にほぼ等しくなる。その結果、トランジスタ(Q11)は光の侵入を受けない状態とほぼ同じ状態で動作することになる。

なお、マルチコレクタ構造のトランジスタ(Q12)の二つのコレクタの周囲長(Sci)(Sci)が等しい場合には、トランジスタ(Q11)のペース領域の面積(Si)と、トランジスタ(Q12)のペース領域の面積(Si)とが等しくなるように構成すれば同様の効果が得られる。

発明の効果

特開平 3-262153(7)

以上説明した通り、第1又は第4請求項に記載のPNPトランジスタ回路によれば、外部から侵入してくる光によるPNPトランジスタの動作への影響を低減することができる。そして、第2、第3、第5、又は第6請求項に記載のPNPトランジスタ回路によれば、寄生フォトダイオードで発生した光電流に起因するペース電流の変化分を高精度に補償することができるため、光が完全に遮断された状態とほぼ同じ状態でPNPトランジスタを動作させることができる。

したがって、本発明のPNPトランジスタ回路 は、外部から侵入してくる光を遮断することができない素子の内部で微小電流を扱っている回路や、 寄生フォトダイオードによる光電流の影響が無視 できない素子に対して極めて有効である。

4. 図面の簡単な説明.

第1図は本発明のPNPトランジスタ回路の一 実施例の等価回路を示す図であり、第2回は前記 実施例の集積回路断面構造を示す図である。第3 図は従来のPNPトランジスタの等価回路を示す 図であり、第4図は従来のPNPトランジスタの 集積回路断面構造を示す図である。第5図は本発 明のPNPトランジスタ回路の他の実施例の等価 回路を示す図である。

- (4)(5)(6)(13)(14)…寄生フォトダイオード。
- (Q1)…第1のPNPトランジスタ(実施例1),
- (Q2)…第2のPNPトランジスタ(実施例1),
- (Q3)…第3のPNPトランジスタ(実施例1)。
- (Q11)… 第1のPNPトランジスタ (実施例2).
- (Q12)…マルチコレクタ構造の


PNPトランジスタ(実施例2),


- (C121)…第1のコレクタの強子,
- (C122)…第2のコレクタの端子,
- (a) …カレントミラー回路内の接続点。
- (b) …マルチコレクタ構造のPNP トランジスタ回路内の接続点。

出頭人 シャープ株式会社 代理人 弁理士 佐野 静夫

升理士 小林 良平


-24-






特閉平 3-262153(8)

第 3 回



第 4 図



第 5 图

